Το RISC-V chip biz SiFive λέει ότι οι επεξεργαστές του χρησιμοποιούνται για τη διαχείριση του φόρτου εργασίας AI σε κάποιο βαθμό στα κέντρα δεδομένων της Google.
Σύμφωνα με το SiFive, ο εν λόγω επεξεργαστής είναι η Intelligence του X280, μια σχεδίαση RISC-V πολλαπλών πυρήνων με διανυσματικές επεκτάσεις, βελτιστοποιημένη για εφαρμογές AI/ML στο κέντρο δεδομένων. Όταν συνδυάζεται με τις μονάδες πολλαπλασιασμού μήτρας (MXU) που αφαιρούνται από τις μονάδες επεξεργασίας τανυστή της Google (TPU), υποστηρίζεται ότι παρέχει μεγαλύτερη ευελιξία για τον προγραμματισμό φόρτου εργασίας μηχανικής μάθησης.
Ουσιαστικά, οι πυρήνες RV280 γενικής χρήσης του X64 στον κώδικα εκτελούν τον επεξεργαστή που διαχειρίζεται τη συσκευή και τροφοδοτεί υπολογισμούς μηχανικής εκμάθησης στα MXU της Google, όπως απαιτείται για την ολοκλήρωση εργασιών. Το X280 περιλαμβάνει επίσης τη δική του διανυσματική μαθηματική μονάδα που μπορεί να χειριστεί λειτουργίες που δεν μπορούν οι μονάδες επιταχυντή.
Το SiFive και η Google ήταν λίγο διστακτικά, ίσως για εμπορικούς λόγους, σχετικά με το πώς ακριβώς συσκευάζεται και χρησιμοποιείται, αν και μας ακούγεται σαν η Google να έχει τοποθετήσει τις προσαρμοσμένες μονάδες επιτάχυνσής της σε ένα σύστημα-on-chip X280 πολλαπλών πυρήνων, που συνδέει το Το MXU που έχει σχεδιαστεί από την Google αποκλείει απευθείας στο σύμπλεγμα πυρήνων RISC-V. Αυτά τα τσιπ χρησιμοποιούνται στα κέντρα δεδομένων της Google, σε «κεντρικούς υπολογιστές AI» σύμφωνα με το SiFive, για να επιταχύνουν την εργασία μηχανικής μάθησης.
Φανταζόμαστε ότι εάν αυτά χρησιμοποιούνται στην παραγωγή, αυτά τα τσιπ χειρίζονται εργασίες εντός των υπηρεσιών. Σημειώνουμε ότι δεν μπορείτε να νοικιάσετε αυτό το υλικό απευθείας στο Google Cloud, το οποίο προσφέρει εικονικές μηχανές βελτιστοποιημένες για τεχνητή νοημοσύνη που τροφοδοτούνται από την παραδοσιακή τεχνολογία x86, Arm, TPU και GPU.
Οι λεπτομέρειες αποκαλύφθηκαν στο AI Hardware Summit στη Silicon Valley νωρίτερα αυτό το μήνα, σε μια ομιλία του συνιδρυτή και επικεφαλής αρχιτέκτονα του SiFive Krste Asanović και του Google TPU Architect Cliff Young, και σε μια Ανάρτηση ιστολογίου SiFive αυτή την εβδομάδα.
Σύμφωνα με το SiFive, παρατήρησε ότι μετά την εισαγωγή του X280, ορισμένοι πελάτες άρχισαν να το χρησιμοποιούν ως συνοδευτικό πυρήνα μαζί με έναν επιταχυντή, προκειμένου να χειριστούν όλες τις εργασίες καθαριότητας και γενικής χρήσης που δεν είχε σχεδιαστεί για να εκτελεί ο επιταχυντής.
Πολλοί ανακάλυψαν ότι χρειαζόταν μια στοίβα λογισμικού με πλήρη χαρακτηριστικά για τη διαχείριση του επιταχυντή, λέει η chip biz, και οι πελάτες συνειδητοποίησαν ότι μπορούσαν να το λύσουν με ένα σύμπλεγμα πυρήνων X280 δίπλα στον μεγάλο τους επιταχυντή, τους πυρήνες CPU RISC-V που χειρίζονται όλη τη συντήρηση και κώδικας πράξεων, εκτελώντας μαθηματικές πράξεις που δεν μπορεί ο μεγάλος επιταχυντής και παρέχοντας διάφορες άλλες συναρτήσεις. Ουσιαστικά, το X280 μπορεί να χρησιμεύσει ως ένα είδος κόμβου διαχείρισης για τον επιταχυντή.
Για να επωφεληθεί από αυτό, το SiFive συνεργάστηκε με πελάτες όπως η Google για να αναπτύξει αυτό που ονομάζει Vector Coprocessor Interface Extension (VCIX), το οποίο επιτρέπει στους πελάτες να συνδέουν στενά έναν επιταχυντή απευθείας με το διανυσματικό αρχείο μητρώου του X280, παρέχοντας αυξημένη απόδοση και περισσότερα δεδομένα εύρος ζώνης.
Σύμφωνα με τον Asanović, το πλεονέκτημα είναι ότι οι πελάτες μπορούν να φέρουν τον δικό τους συνεπεξεργαστή στο οικοσύστημα RISC-V και να εκτελέσουν μια πλήρη στοίβα λογισμικού και περιβάλλον προγραμματισμού, με δυνατότητα εκκίνησης Linux με πλήρη εικονική μνήμη και συνεκτική υποστήριξη προσωρινής μνήμης, σε ένα τσιπ που περιέχει συνδυασμός πυρήνων CPU γενικής χρήσης και μονάδων επιτάχυνσης.
Από τη σκοπιά της Google, ήθελε να επικεντρωθεί στη βελτίωση της οικογένειας των τεχνολογιών TPU της και να μην χάσει χρόνο δημιουργώντας τον δικό της επεξεργαστή εφαρμογών από την αρχή, και έτσι ο συνδυασμός αυτών των λειτουργιών επιτάχυνσης με έναν έτοιμο επεξεργαστή γενικής χρήσης φαινόταν ο σωστός τρόπος να πάει, σύμφωνα με τον Young.
Το VCIX ουσιαστικά κολλάει τα MXU στους πυρήνες RISC-V με χαμηλή καθυστέρηση, παρακάμπτοντας την ανάγκη να περάσουν πολλοί κύκλοι αναμονής για τη μεταφορά δεδομένων μεταξύ της CPU και της μονάδας επιτάχυνσης μέσω μνήμης, κρυφής μνήμης ή PCIe. Αντίθετα, μας λένε, ότι είναι μόνο δεκάδες κύκλοι μέσω της πρόσβασης του διανυσματικού μητρώου. Αυτό υποδηλώνει επίσης ότι τα πάντα – το σύμπλεγμα CPU RISC-V και οι προσαρμοσμένοι επιταχυντές – είναι όλα στο ίδιο καλούπι, συσκευασμένα ως σύστημα-σε-τσιπ.
Ο κώδικας εφαρμογής εκτελείται στους πυρήνες RISC-V γενικής χρήσης και οποιαδήποτε εργασία μπορεί να επιταχυνθεί από το MXU μεταβιβάζεται μέσω του VCIX. Σύμφωνα με τον Young, υπάρχουν και άλλα πλεονεκτήματα αυτής της προσέγγισης καθώς και η αποτελεσματικότητα. Το μοντέλο προγραμματισμού είναι απλοποιημένο, με αποτέλεσμα ένα ενιαίο πρόγραμμα με βαθμωτές, διανυσματικές και συνεπεξεργαστικές εντολές παρεμβαλλόμενες, και επιτρέποντας μια ενιαία αλυσίδα εργαλείων λογισμικού όπου οι προγραμματιστές μπορούν να κωδικοποιούν σε C/C++ ή assembler κατά προτίμηση.
«Με πυρήνες γενικής χρήσης που βασίζονται σε SiFive VCIX «υβριδισμένους» με τα Google MXU, μπορείτε να φτιάξετε μια μηχανή που σας επιτρέπει να «φάτε το κέικ σας και να το φάτε», εκμεταλλευόμενοι πλήρως όλες τις επιδόσεις του MXU και τον προγραμματισμό ενός γενικού CPU καθώς και η διανυσματική απόδοση του επεξεργαστή X280», είπε ο Young.
Η δυνατότητα δημιουργίας ενός προσαρμοσμένου τσιπ όπως αυτό είναι πιθανό να παραμείνει ο τομέας των υπερκλιμακωτών όπως η Google ή εκείνων με εξειδικευμένες απαιτήσεις και βαθιές τσέπες, αλλά δείχνει τι μπορεί να επιτευχθεί χάρη στην ευελιξία του μοντέλου RISC-V ανοιχτού οικοσυστήματος .
Αυτή η ευελιξία και το άνοιγμα φαίνεται να είναι αρκετά για να δελεάσουν την Google – έναν μακροχρόνιο υποστηρικτή του RISC-V, με πυρήνες RV που χρησιμοποιούνται σε ορισμένα από τα άλλα προϊόντα της – να χρησιμοποιήσει την πρωτοποριακή αρχιτεκτονική σε αντίθεση με την προσαρμογή των προσαρμοσμένων συνεπεξεργαστών της σε τσιπ x86 ή βραχίονα - αδειοδοτημένα σχέδια. ®
PS: Θυμηθείτε πότε ήταν η Google toying με τη χρήση της αρχιτεκτονικής POWER CPU στα κέντρα δεδομένων της;