RISC-V चिप व्यवसाय SiFive का कहना है कि इसके प्रोसेसर का उपयोग Google डेटासेंटर में AI वर्कलोड को कुछ हद तक प्रबंधित करने के लिए किया जा रहा है।
SiFive के अनुसार, विचाराधीन प्रोसेसर इसकी इंटेलिजेंस है X280, वेक्टर एक्सटेंशन के साथ एक बहु-कोर आरआईएससी-वी डिज़ाइन, डेटासेंटर में एआई/एमएल अनुप्रयोगों के लिए अनुकूलित। जब मैट्रिक्स गुणन इकाइयों (MXU) के साथ संयुक्त रूप से Google की Tensor प्रसंस्करण इकाइयों से उठाया गया (टीपीयू), यह प्रोग्रामिंग मशीन-लर्निंग वर्कलोड के लिए अधिक लचीलापन प्रदान करने का दावा करता है।
अनिवार्य रूप से, प्रोसेसर में X280 का सामान्य-उद्देश्य RV64 कोर कोड चलाता है जो डिवाइस का प्रबंधन करता है, और मशीन-लर्निंग गणनाओं को Google के MXU में फीड करता है जैसा कि कार्यों को पूरा करने के लिए आवश्यक है। X280 में अपनी स्वयं की वेक्टर गणित इकाई भी शामिल है जो उन कार्यों को संभाल सकती है जो त्वरक इकाइयां नहीं कर सकती हैं।
SiFive और Google शायद व्यावसायिक कारणों से थोड़े संकोची थे, वास्तव में यह कैसे पैक और उपयोग किया जाता है, हालांकि यह हमें ऐसा लगता है जैसे Google ने अपनी कस्टम त्वरण इकाइयों को मल्टी-कोर X280 सिस्टम-ऑन-चिप में रखा है, जो कनेक्ट कर रहा है Google द्वारा डिज़ाइन किया गया MXU सीधे RISC-V कोर कॉम्प्लेक्स में ब्लॉक करता है। मशीन-लर्निंग कार्य को गति देने के लिए, इन चिप्स का उपयोग Google के डेटासेंटर में, "AI कंप्यूट होस्ट्स" में SiFive के अनुसार किया जाता है।
हम कल्पना करते हैं कि यदि इनका उपयोग उत्पादन में किया जाता है, तो ये चिप्स सेवाओं के भीतर कार्यों को संभाल रहे हैं। हम ध्यान दें कि आप इस हार्डवेयर को सीधे Google क्लाउड पर किराए पर नहीं ले सकते हैं, जो पारंपरिक x86, आर्म, टीपीयू और जीपीयू तकनीक द्वारा संचालित एआई-अनुकूलित वर्चुअल मशीन प्रदान करता है।
इस महीने की शुरुआत में सिलिकॉन वैली में एआई हार्डवेयर शिखर सम्मेलन में विवरण का खुलासा किया गया था, सिफिव के सह-संस्थापक और मुख्य वास्तुकार क्रस्ट असानोविक और Google टीपीयू आर्किटेक्ट क्लिफ यंग और एक में एक वार्ता में सिफाइव ब्लॉग पोस्ट इस सप्ताह.
SiFive के अनुसार, यह देखा गया कि X280 की शुरूआत के बाद, कुछ ग्राहकों ने सभी हाउसकीपिंग और सामान्य-प्रयोजन प्रसंस्करण कार्यों को संभालने के लिए एक त्वरक के साथ एक साथी कोर के रूप में इसका उपयोग करना शुरू कर दिया, जो कि त्वरक को प्रदर्शन करने के लिए डिज़ाइन नहीं किया गया था।
कई लोगों ने पाया कि त्वरक को प्रबंधित करने के लिए एक पूर्ण विशेषताओं वाले सॉफ़्टवेयर स्टैक की आवश्यकता थी, चिप बिज़ कहते हैं, और ग्राहकों को एहसास हुआ कि वे अपने बड़े त्वरक के बगल में एक X280 कोर कॉम्प्लेक्स के साथ इसे हल कर सकते हैं, आरआईएससी-वी सीपीयू कोर सभी रखरखाव को संभालते हैं और संचालन कोड, गणित संचालन करना जो बड़ा त्वरक नहीं कर सकता है, और विभिन्न अन्य कार्य प्रदान करता है। अनिवार्य रूप से, X280 त्वरक के लिए एक प्रकार के प्रबंधन नोड के रूप में काम कर सकता है।
इसे भुनाने के लिए, SiFive ने Google जैसे ग्राहकों के साथ काम किया, जिसे विकसित करने के लिए इसे वेक्टर कोप्रोसेसर इंटरफ़ेस एक्सटेंशन (VCIX) कहा जाता है, जो ग्राहकों को एक त्वरक को सीधे X280 की वेक्टर रजिस्टर फ़ाइल से जोड़ने की अनुमति देता है, जिससे प्रदर्शन और अधिक डेटा मिलता है। बैंडविड्थ।
असानोविक के अनुसार, लाभ यह है कि ग्राहक अपने स्वयं के कोप्रोसेसर को आरआईएससी-वी पारिस्थितिकी तंत्र में ला सकते हैं और एक पूर्ण सॉफ्टवेयर स्टैक और प्रोग्रामिंग वातावरण चला सकते हैं, जिसमें पूर्ण वर्चुअल मेमोरी और कैश सुसंगत समर्थन के साथ लिनक्स को बूट करने की क्षमता होती है, जिसमें एक चिप होती है। सामान्य प्रयोजन के सीपीयू कोर और त्वरण इकाइयों का मिश्रण।
Google के दृष्टिकोण से, वह TPU प्रौद्योगिकियों के अपने परिवार को बेहतर बनाने पर ध्यान केंद्रित करना चाहता था, और खरोंच से अपने स्वयं के एप्लिकेशन प्रोसेसर को तैयार करने में समय बर्बाद नहीं करना चाहता था, और इसलिए इन त्वरण कार्यों को एक तैयार सामान्य-उद्देश्य वाले प्रोसेसर के साथ जोड़ना सही तरीका था। जाने के लिए, यंग के अनुसार।
VCIX अनिवार्य रूप से MXU को कम विलंबता के साथ RISC-V कोर से चिपका देता है, जिससे CPU और एक्सेलेरेशन यूनिट के बीच मेमोरी, कैशे या PCIe के माध्यम से शटल डेटा की प्रतीक्षा में कई चक्र खर्च करने की आवश्यकता को छोड़ दिया जाता है। इसके बजाय, हमें बताया गया है, यह वेक्टर रजिस्टर एक्सेस के माध्यम से सिर्फ दसियों चक्र है। यह सब कुछ भी सुझाता है - आरआईएससी-वी सीपीयू कॉम्प्लेक्स और कस्टम एक्सेलेरेटर - सभी एक ही मरने पर हैं, सिस्टम-ऑन-चिप के रूप में पैक किए गए हैं।
एप्लिकेशन कोड सामान्य-उद्देश्य वाले RISC-V कोर पर चलता है, और कोई भी कार्य जिसे MXU द्वारा त्वरित किया जा सकता है, VCIX के माध्यम से पारित किया जाता है। यंग के अनुसार, इस दृष्टिकोण के साथ-साथ दक्षता के अन्य फायदे भी हैं। प्रोग्रामिंग मॉडल को सरल बनाया गया है, जिसके परिणामस्वरूप स्केलर, वेक्टर और सह-प्रोसेसर निर्देशों के साथ एक एकल प्रोग्राम इंटरलीव किया गया है, और एक एकल सॉफ़्टवेयर टूलचेन की अनुमति देता है जहां डेवलपर्स सी/सी ++ या असेंबलर में पसंदीदा के रूप में कोड कर सकते हैं।
"Google MXU के साथ SiFive VCIX-आधारित सामान्य प्रयोजन कोर 'हाइब्रिडाइज़्ड' के साथ, आप एक ऐसी मशीन का निर्माण कर सकते हैं जो आपको MXU के सभी प्रदर्शन और एक सामान्य की प्रोग्राम योग्यता का पूरा लाभ उठाते हुए 'अपना केक लेने और उसे खाने' की सुविधा देती है। सीपीयू के साथ-साथ X280 प्रोसेसर का वेक्टर प्रदर्शन, ”यंग ने कहा।
इस तरह की एक कस्टम चिप बनाने की क्षमता Google जैसे हाइपरस्केलर्स या विशिष्ट आवश्यकताओं और गहरी जेब वाले लोगों के डोमेन बने रहने की संभावना है, लेकिन यह प्रदर्शित करता है कि खुले पारिस्थितिकी तंत्र के लचीलेपन के कारण क्या हासिल किया जा सकता है RISC-V मॉडल .
यह लचीलापन और खुलापन Google को लुभाने के लिए पर्याप्त प्रतीत होता है - RISC-V का लंबे समय से समर्थक, इसके कुछ अन्य उत्पादों में RV कोर का उपयोग किया जाता है - अपने कस्टम कोप्रोसेसरों को x86 चिप्स या आर्म में शूहोर्न करने के विरोध में अपस्टार्ट आर्किटेक्चर का उपयोग करने के लिए। -लाइसेंस प्राप्त डिजाइन। ®
पुनश्च: याद रखें जब Google था रही अपने डेटासेंटर में पावर सीपीयू आर्किटेक्चर का उपयोग करने के साथ?