RISC-V chip biz SiFive mengatakan prosesornya digunakan untuk mengelola beban kerja AI sampai tingkat tertentu di pusat data Google.
Menurut SiFive, prosesor yang dimaksud adalah Intelijennya X280, desain RISC-V multi-inti dengan ekstensi vektor, dioptimalkan untuk aplikasi AI/ML di pusat data. Saat digabungkan dengan unit perkalian matriks (MXU) yang diambil dari Unit Pemrosesan Tensor Google (TPU), ini diklaim memberikan fleksibilitas yang lebih besar untuk memprogram beban kerja machine learning.
Pada dasarnya, inti RV280 tujuan umum X64 dalam prosesor menjalankan kode yang mengelola perangkat, dan memasukkan perhitungan pembelajaran mesin ke MXU Google seperti yang diperlukan untuk menyelesaikan pekerjaan. X280 juga menyertakan unit matematika vektornya sendiri yang dapat menangani operasi yang tidak dapat dilakukan oleh unit akselerator.
SiFive dan Google sedikit malu-malu, mungkin karena alasan komersial, tentang bagaimana tepatnya ini dikemas dan digunakan, meskipun bagi kami kedengarannya seolah-olah Google telah menempatkan unit akselerasi kustomnya dalam sistem-on-chip X280 multi-core, menghubungkan MXU yang dirancang Google memblokir langsung ke kompleks inti RISC-V. Chip ini digunakan di pusat data Google, di "host komputasi AI" menurut SiFive, untuk mempercepat pekerjaan pembelajaran mesin.
Kami membayangkan bahwa jika ini digunakan dalam produksi, chip ini menangani tugas dalam layanan. Kami perhatikan bahwa Anda tidak dapat menyewa perangkat keras ini langsung di Google Cloud, yang menawarkan mesin virtual yang dioptimalkan AI yang didukung oleh teknologi x86, Arm, TPU, dan GPU tradisional.
Rinciannya diungkapkan pada AI Hardware Summit di Silicon Valley awal bulan ini, dalam sebuah pembicaraan oleh salah satu pendiri dan kepala arsitek SiFive Krste Asanovic dan Google TPU Architect Cliff Young, dan dalam sebuah Postingan blog SiFive minggu ini.
Menurut SiFive, ia memperhatikan bahwa setelah pengenalan X280, beberapa pelanggan mulai menggunakannya sebagai inti pendamping di samping akselerator, untuk menangani semua pekerjaan rumah tangga dan pemrosesan tujuan umum yang tidak dirancang untuk dilakukan oleh akselerator.
Banyak yang menemukan bahwa tumpukan perangkat lunak berfitur lengkap diperlukan untuk mengelola akselerator, kata chip biz, dan pelanggan menyadari bahwa mereka dapat menyelesaikan ini dengan kompleks inti X280 di sebelah akselerator besar mereka, inti CPU RISC-V menangani semua pemeliharaan dan kode operasi, melakukan operasi matematika yang tidak dapat dilakukan oleh akselerator besar, dan menyediakan berbagai fungsi lainnya. Pada dasarnya, X280 dapat berfungsi sebagai semacam simpul manajemen untuk akselerator.
Untuk memanfaatkan ini, SiFive bekerja dengan pelanggan seperti Google untuk mengembangkan apa yang disebutnya Vector Coprocessor Interface eXtension (VCIX), yang memungkinkan pelanggan untuk menghubungkan akselerator secara erat langsung ke file register vektor X280, memberikan peningkatan kinerja dan data yang lebih besar. lebar pita.
Menurut Asanovi, keuntungannya adalah pelanggan dapat membawa koprosesor mereka sendiri ke dalam ekosistem RISC-V dan menjalankan tumpukan perangkat lunak dan lingkungan pemrograman yang lengkap, dengan kemampuan untuk mem-boot Linux dengan memori virtual penuh dan dukungan cache yang koheren, pada sebuah chip yang berisi campuran inti CPU tujuan umum dan unit akselerasi.
Dari sudut pandang Google, Google ingin fokus pada peningkatan keluarga teknologi TPU, dan tidak membuang waktu untuk membuat prosesor aplikasinya sendiri dari awal, sehingga memasangkan fungsi akselerasi ini dengan prosesor serba guna yang sudah jadi sepertinya merupakan cara yang tepat. untuk pergi, menurut Young.
VCIX pada dasarnya merekatkan MXU ke inti RISC-V dengan latensi rendah, melewatkan kebutuhan untuk menghabiskan banyak siklus menunggu untuk mengirimkan data antara CPU dan unit akselerasi melalui memori, cache, atau PCIe. Sebaliknya, kami diberitahu, itu hanya puluhan siklus melalui akses register vektor. Itu juga menunjukkan semuanya – kompleks CPU RISC-V dan akselerator khusus – semuanya berada pada die yang sama, dikemas sebagai system-on-chip.
Kode aplikasi berjalan pada inti RISC-V tujuan umum, dan pekerjaan apa pun yang dapat dipercepat oleh MXU dilewatkan melalui VCIX. Menurut Young, ada keuntungan lain dari pendekatan ini selain efisiensi. Model pemrograman disederhanakan, menghasilkan satu program dengan instruksi skalar, vektor, dan co-prosesor disisipkan, dan memungkinkan rantai alat perangkat lunak tunggal di mana pengembang dapat membuat kode dalam C/C++ atau assembler sesuai keinginan.
“Dengan inti serba guna berbasis SiFive VCIX 'dihibridisasi' dengan Google MXU, Anda dapat membuat mesin yang memungkinkan Anda 'memiliki kue dan memakannya juga', memanfaatkan sepenuhnya semua kinerja MXU dan kemampuan program CPU serta kinerja vektor dari prosesor X280,” kata Young.
Kemampuan untuk membuat chip khusus seperti ini kemungkinan akan tetap menjadi domain hyperscaler seperti Google, atau mereka yang memiliki persyaratan khusus dan kantong dalam, tetapi hal ini menunjukkan apa yang dapat dicapai berkat fleksibilitas model RISC-V ekosistem terbuka. .
Fleksibilitas dan keterbukaan itu tampaknya cukup untuk memikat Google – pendukung lama RISC-V, dengan inti RV yang digunakan di beberapa produk lainnya – untuk menggunakan arsitektur pemula alih-alih memasukkan koprosesor kustomnya ke dalam chip x86 atau Arm -desain berlisensi. ®
PS: Ingat saat Google dulu mempermainkan dengan menggunakan arsitektur CPU POWER di pusat datanya?