Моя карьера в области разработки интегральных схем началась с проектирования DRAM еще в 1978 году, поэтому я следил за разработками в этой области проектирования памяти, чтобы отмечать проблемы проектирования, обновления процессов и инновации. Компания Synopsys провела симпозиум по технологиям памяти в ноябре 2022 года, и у меня была возможность посмотреть презентацию инженеров SK hynix, Тэ-Джун Ли и Бонг-Гил Канга. Чипы DRAM достигли высокой емкости и высокой скорости передачи данных 9.6 гигабит в секунду, как недавние ЛПДДДР5Т объявление от 25 января. Скорость передачи данных может быть ограничена целостностью Power Delivery Network (PDN), но анализ полночиповой DRAM с PDN слишком сильно замедлит время моделирования.
Пиковая пропускная способность памяти на канал x64 демонстрирует устойчивый рост на протяжении нескольких поколений:
- DDR1, 3.2 ГБ/с при напряжении питания 2.5 В
- DDR2, 6.4 ГБ/с при напряжении питания 1.8 В
- DDR3, 12.8 ГБ/с при напряжении питания 1.5 В
- DDR4, 25.6 ГБ/с при напряжении питания 1.2 В
- DDR5, 51.2 ГБ/с при напряжении питания 1.1 В
Серьезной проблемой в достижении этих агрессивных временных целей является контроль паразитных проблем с падением ИК-излучения, возникающих во время компоновки ИС массива DRAM. замедляет работу памяти.
Извлеченные паразитные элементы для IC сохраняются в формате файла SPF, и добавление этих паразитных элементов для PDN в список соединений SPICE приводит к 64-кратному замедлению симулятора схемы, в то время как количество паразитных RC-элементов, добавляемых PDN, В 3.7 раза больше, чем просто паразитные сигналы.
В SK hynix придумали прагматичный подход к сокращению времени моделирования при использовании ПраймСим™ Про симулятор схемы в списках соединений SPF, включая PDN, с использованием трех методов:
- Разделение списка соединений между Power и другими сигналами
- Сокращение ЖБ элементов в ПДН
- Управление допуском событий симуляции
PrimeSim Pro использует разбиение для разделения списка соединений на основе подключения, и по умолчанию PDN и другие сигналы будут объединяться в очень большие разделы, что, в свою очередь, слишком сильно замедляет время моделирования. Вот как выглядел самый большой раздел с настройками симулятора по умолчанию:
Опция в PrimeSim Pro (Primesim_pwrblock) использовался для уменьшения размера самого большого раздела, отделяющего PDN от других сигналов.
Извлеченный PDN в формате SPF содержал слишком много RC-элементов, что замедляло время моделирования схемы, поэтому была добавлена опция Primesim_postl_rcred был использован для уменьшения сети RC, в то же время сохраняя точность. Опция сокращения RC позволила уменьшить количество элементов RC до 73.9%.
Симуляторы цепей, такие как PrimSim Pro, используют матричную математику для расчета тока и напряжения в разделах списка соединений, поэтому время выполнения напрямую связано с размером матрицы и частотой пересчета изменения напряжения. Вариант с симулятором Primesim_evtgrid_for_pdn был использован, и это уменьшает количество раз, когда необходимо решать матрицу всякий раз, когда в PDN происходят небольшие изменения напряжения. На приведенной ниже диаграмме фиолетовым цветом отмечен крестик в каждый момент времени, когда решение матрицы в PDN требовалось по умолчанию, затем белым цветом показаны треугольники в каждый момент времени, когда решение матрицы используется с опцией симулятора. Белые треугольники встречаются гораздо реже, чем фиолетовые крестики, что обеспечивает более высокую скорость моделирования.
Последняя опция симулятора FineSim Pro, используемая для сокращения времени выполнения, была Primesim_pdn_event_control=a:b, и он работает, применяя идеальный источник питания для a:b, что приводит к меньшему количеству вычислений матрицы для PDN.
Улучшения времени выполнения симуляции за счет использования всех опций FineSim Pro вместе взятых привели к ускорению в 5.2 раза.
Обзор
Инженеры SK hynix использовали симуляторы схем FineSim и PrimeSim для анализа своих микросхем памяти. Использование четырех опций в PrimeSim Pro обеспечило достаточное повышение скорости, чтобы обеспечить полночиповый анализ PDN с включенными параметрами SPF. Я ожидаю, что Synopsys продолжит вводить новшества и улучшать свое семейство симуляторов схем, чтобы соответствовать растущим требованиям, предъявляемым к микросхемам памяти и другим стилям проектирования ИС.
Похожие статьи
Поделитесь этим постом через:
- SEO-контент и PR-распределение. Получите усиление сегодня.
- Платоблокчейн. Интеллект метавселенной Web3. Расширение знаний. Доступ здесь.
- Источник: https://semiwiki.com/eda/324168-power-delivery-network-analysis-in-dram-design/