SiFive ชิป RISC-V กล่าวว่ามีการใช้โปรเซสเซอร์เพื่อจัดการปริมาณงาน AI ในศูนย์ข้อมูลของ Google ในระดับหนึ่ง
ตาม SiFive โปรเซสเซอร์ที่เป็นปัญหาคือหน่วยสืบราชการลับ X280ซึ่งเป็นการออกแบบ RISC-V แบบมัลติคอร์พร้อมส่วนขยายเวกเตอร์ ซึ่งปรับให้เหมาะสมสำหรับแอปพลิเคชัน AI/ML ในดาต้าเซ็นเตอร์ เมื่อรวมกับหน่วยคูณเมทริกซ์ (MXU) ที่ยกออกจากหน่วยประมวลผลเทนเซอร์ของ Google (TPU) ซึ่งอ้างว่าให้ความยืดหยุ่นมากขึ้นสำหรับการเขียนโปรแกรมเวิร์กโหลดแมชชีนเลิร์นนิง
โดยพื้นฐานแล้ว คอร์ RV280 สำหรับใช้งานทั่วไปของ X64 ในโปรเซสเซอร์จะเรียกใช้โค้ดที่จัดการอุปกรณ์ และป้อนการคำนวณด้วยแมชชีนเลิร์นนิงลงใน MXU ของ Google ตามความจำเป็นในการทำงานให้เสร็จสิ้น X280 ยังมีหน่วยคณิตศาสตร์เวกเตอร์ของตัวเองที่สามารถจัดการกับการทำงานที่หน่วยเร่งความเร็วไม่สามารถทำได้
SiFive และ Google ค่อนข้างขี้อาย อาจเป็นเพราะเหตุผลทางการค้า เกี่ยวกับวิธีการบรรจุและใช้งานสิ่งนี้ ฟังดูราวกับว่า Google ได้วางหน่วยการเร่งความเร็วแบบกำหนดเองไว้ในระบบบนชิป X280 แบบมัลติคอร์ที่เชื่อมต่อ MXU ที่ออกแบบโดย Google จะบล็อกโดยตรงไปยัง RISC-V core complex ชิปเหล่านี้ใช้ในดาต้าเซ็นเตอร์ของ Google ใน "โฮสต์การประมวลผล AI" ตาม SiFive เพื่อเร่งความเร็วในการทำงานของแมชชีนเลิร์นนิง
เราคิดว่าหากใช้ในการผลิต ชิปเหล่านี้จะจัดการงานภายในบริการ เราทราบว่าคุณไม่สามารถเช่าฮาร์ดแวร์นี้โดยตรงบน Google Cloud ซึ่งมีเครื่องเสมือนที่ปรับให้เหมาะกับ AI ซึ่งขับเคลื่อนโดยเทคโนโลยี x86, Arm, TPU และ GPU แบบดั้งเดิม
รายละเอียดถูกเปิดเผยที่งาน AI Hardware Summit ใน Silicon Valley เมื่อต้นเดือนนี้ ในการพูดคุยโดย Krste Asanović ผู้ร่วมก่อตั้งและหัวหน้าสถาปนิก SiFive และ Google TPU Architect Cliff Young และใน โพสต์บล็อก SiFive ในสัปดาห์นี้
จากข้อมูลของ SiFive พบว่าหลังจากเปิดตัว X280 ลูกค้าบางรายเริ่มใช้เป็นแกนหลักควบคู่ไปกับคันเร่ง เพื่อจัดการงานดูแลทำความสะอาดและงานประมวลผลทั่วไปทั้งหมดที่คันเร่งไม่ได้ออกแบบมาให้ทำงาน
หลายคนพบว่าจำเป็นต้องใช้สแต็กซอฟต์แวร์ที่มีคุณสมบัติครบถ้วนในการจัดการตัวเร่งความเร็ว ธุรกิจชิปกล่าว และลูกค้าก็ตระหนักว่าพวกเขาสามารถแก้ปัญหานี้ได้ด้วย X280 core complex ถัดจากตัวเร่งความเร็วขนาดใหญ่ แกนประมวลผล RISC-V CPU ที่จัดการการบำรุงรักษาทั้งหมดและ รหัสปฏิบัติการ ดำเนินการคำนวณทางคณิตศาสตร์ที่ตัวเร่งความเร็วขนาดใหญ่ไม่สามารถทำได้ และจัดเตรียมฟังก์ชันอื่นๆ มากมาย โดยพื้นฐานแล้ว X280 สามารถทำหน้าที่เป็นโหนดการจัดการชนิดหนึ่งสำหรับคันเร่ง
ในการใช้ประโยชน์จากสิ่งนี้ SiFive ได้ทำงานร่วมกับลูกค้าเช่น Google เพื่อพัฒนาสิ่งที่เรียกว่า Vector Coprocessor Interface eXtension (VCIX) ซึ่งช่วยให้ลูกค้าเชื่อมโยงตัวเร่งความเร็วเข้ากับไฟล์ vector register ของ X280 ได้โดยตรง ทำให้มีประสิทธิภาพเพิ่มขึ้นและข้อมูลมากขึ้น แบนด์วิดธ์
จากข้อมูลของ Asanović ข้อดีคือลูกค้าสามารถนำตัวประมวลผลร่วมของตนเองเข้าสู่ระบบนิเวศ RISC-V และเรียกใช้ซอฟต์แวร์สแต็กและสภาพแวดล้อมการเขียนโปรแกรมที่สมบูรณ์ ด้วยความสามารถในการบูต Linux ด้วยหน่วยความจำเสมือนเต็มรูปแบบและการสนับสนุนแคชที่สอดคล้องกันบนชิปที่มี การผสมผสานระหว่างคอร์ซีพียูเอนกประสงค์และหน่วยเร่งความเร็ว
จากมุมมองของ Google ต้องการมุ่งเน้นไปที่การปรับปรุงตระกูลเทคโนโลยี TPU และไม่ต้องเสียเวลาสร้างตัวประมวลผลแอปพลิเคชันของตัวเองตั้งแต่ต้น ดังนั้นการจับคู่ฟังก์ชั่นการเร่งความเร็วเหล่านี้กับโปรเซสเซอร์อเนกประสงค์สำเร็จรูปจึงดูเหมือนถูกวิธี ที่จะไปตามที่หนุ่ม
โดยพื้นฐานแล้ว VCIX จะติด MXU กับคอร์ RISC-V ด้วยเวลาแฝงต่ำ โดยไม่จำเป็นต้องใช้เวลาหลายรอบในการรอรับส่งข้อมูลระหว่าง CPU และหน่วยเร่งความเร็วผ่านหน่วยความจำ แคช หรือ PCIe แต่เราบอกว่า มันเป็นเพียงหลายสิบรอบผ่านการเข้าถึงการลงทะเบียนเวกเตอร์ นอกจากนี้ยังแนะนำทุกอย่าง – ซีพียู RISC-V ที่ซับซ้อนและตัวเร่งความเร็วแบบกำหนดเอง – ทั้งหมดอยู่ในไดย์เดียวกัน บรรจุเป็นระบบบนชิป
รหัสแอปพลิเคชันทำงานบนแกน RISC-V ที่ใช้งานทั่วไป และงานใดๆ ที่ MXU สามารถเร่งได้จะถูกส่งต่อผ่าน VCIX Young มีข้อดีอื่น ๆ ของแนวทางนี้เช่นเดียวกับประสิทธิภาพ โมเดลการเขียนโปรแกรมมีความเรียบง่าย ส่งผลให้โปรแกรมเดียวมีคำสั่งสเกลาร์ เวกเตอร์ และตัวประมวลผลร่วมแทรกซ้อน และอนุญาตให้มีซอฟต์แวร์ toolchain ชุดเดียวที่นักพัฒนาสามารถเขียนโค้ดใน C/C++ หรือแอสเซมเบลอร์ได้ตามต้องการ
“ด้วยแกนวัตถุประสงค์ทั่วไปที่ใช้ SiFive VCIX 'ไฮบริด' กับ Google MXU คุณสามารถสร้างเครื่องที่ช่วยให้คุณ 'มีเค้กของคุณและกินมันได้เช่นกัน' โดยใช้ประโยชน์จากประสิทธิภาพทั้งหมดของ MXU และความสามารถในการตั้งโปรแกรมของเครื่องมือทั่วไป ซีพียูและประสิทธิภาพเวกเตอร์ของโปรเซสเซอร์ X280” Young กล่าว
ความสามารถในการสร้างชิปแบบกำหนดเองเช่นนี้น่าจะยังคงเป็นโดเมนของไฮเปอร์สเกลเลอร์อย่าง Google หรือผู้ที่มีความต้องการเฉพาะกลุ่มและมีเงินในกระเป๋าลึก แต่แสดงให้เห็นถึงสิ่งที่สามารถทำได้ด้วยความยืดหยุ่นของรูปแบบระบบนิเวศแบบเปิด RISC-V .
ความยืดหยุ่นและการเปิดกว้างนั้นดูเหมือนจะเพียงพอที่จะหลอกล่อ Google ซึ่งเป็นผู้สนับสนุน RISC-V มาอย่างยาวนาน โดยใช้แกน RV ในผลิตภัณฑ์อื่นๆ ของตน ให้หันมาใช้สถาปัตยกรรมพุ่งพรวดแทนที่จะใช้ตัวประมวลผลร่วมแบบกำหนดเองในชิป x86 หรือ Arm - การออกแบบที่ได้รับอนุญาต ®
PS: จำได้ว่าเมื่อ Google เคยเป็น toying ด้วยการใช้สถาปัตยกรรม POWER CPU ในดาต้าเซ็นเตอร์?