Розробник чіпів RISC-V SiFive каже, що його процесори певною мірою використовуються для керування робочими навантаженнями ШІ в центрах обробки даних Google.
Згідно з SiFive, процесор, про який йдеться, є його Intelligence X280, багатоядерний дизайн RISC-V із векторними розширеннями, оптимізований для програм AI/ML у центрі обробки даних. У поєднанні з одиницями множення матриці (MXU), взятими з модулів обробки тензорів Google (ТПУ), як стверджується, це забезпечує більшу гнучкість для програмування робочих навантажень машинного навчання.
По суті, ядра RV280 загального призначення X64 у процесорі запускають код, який керує пристроєм, і передає обчислення машинного навчання в MXU Google, якщо це необхідно для виконання завдань. X280 також містить власний модуль векторної математики, який може виконувати операції, які не можуть виконувати блоки прискорювача.
SiFive і Google були трохи скромними, можливо, з комерційних міркувань, щодо того, як саме це упаковано та використовується, хоча це звучить для нас так, ніби Google розмістив свої спеціальні блоки прискорення в багатоядерній системі на чіпі X280, з’єднуючи Розроблені Google блоки MXU безпосередньо до основного комплексу RISC-V. Ці чіпи використовуються в центрах обробки даних Google, у «обчислювальних хостах штучного інтелекту» відповідно до SiFive, для прискорення роботи машинного навчання.
Ми припускаємо, що якщо вони використовуються у виробництві, ці чіпи обробляють завдання в рамках служб. Зауважимо, що ви не можете орендувати це обладнання безпосередньо в Google Cloud, яка пропонує оптимізовані для штучного інтелекту віртуальні машини на основі традиційних технологій x86, Arm, TPU та GPU.
Деталі були розкриті на саміті апаратного забезпечення штучного інтелекту в Силіконовій долині на початку цього місяця під час виступу співзасновника та головного архітектора SiFive Крсте Асановіча та архітектора Google TPU Кліффа Янга, а також у Повідомлення в блозі SiFive на цьому тижні.
За даними SiFive, вони помітили, що після появи X280 деякі клієнти почали використовувати його як супутнє ядро поряд із прискорювачем, щоб виконувати всі побутові та обробні завдання загального призначення, для виконання яких прискорювач не призначений.
Багато хто виявив, що для керування прискорювачем потрібен повнофункціональний стек програмного забезпечення, кажуть представники чіп-бізнесу, і клієнти зрозуміли, що можуть вирішити це за допомогою комплексу ядер X280 поруч із великим прискорювачем, ядра ЦП RISC-V обслуговують усе технічне обслуговування та операційний код, виконання математичних операцій, яких не може зробити великий прискорювач, і надання різноманітних інших функцій. По суті, X280 може служити своєрідним вузлом управління прискорювачем.
Щоб отримати вигоду з цього, SiFive працювала з такими клієнтами, як Google, над розробкою так званого Vector Coprocessor Interface eXtension (VCIX), який дозволяє клієнтам тісно пов’язувати прискорювач безпосередньо з файлом векторного регістру X280, забезпечуючи підвищену продуктивність і більше даних. пропускна здатність.
За словами Асановіча, перевага полягає в тому, що клієнти можуть залучити свій власний співпроцесор до екосистеми RISC-V і запустити повний стек програмного забезпечення та програмне середовище, маючи можливість завантажувати Linux із повною підтримкою віртуальної пам’яті та узгодженого кешу на мікросхемі, що містить поєднання ядер центрального процесора загального призначення та блоків прискорення.
З точки зору Google, компанія хотіла зосередитися на вдосконаленні свого сімейства технологій TPU, а не витрачати час на створення власного процесора додатків з нуля, тому поєднання цих функцій прискорення з готовим процесором загального призначення виглядало як правильний шлях. йти, за словами Янга.
VCIX по суті приклеює MXU до ядер RISC-V з низькою затримкою, пропускаючи необхідність витрачати багато циклів очікування на передачу даних між ЦП і блоком прискорення через пам’ять, кеш або PCIe. Замість цього, як нам кажуть, це лише десятки циклів доступу до векторних реєстрів. Це також свідчить про те, що все – процесорний комплекс RISC-V і спеціальні прискорювачі – розташовані на одному кристалі, упакованому як система на чіпі.
Код програми працює на ядрах загального призначення RISC-V, і будь-яка робота, яку можна прискорити за допомогою MXU, передається через VCIX. За словами Янга, є й інші переваги такого підходу, а також ефективність. Модель програмування спрощена, в результаті чого створюється єдина програма зі скалярними, векторними та інструкціями співпроцесора, що перемежовуються, і дозволяє використовувати єдиний інструментарій програмного забезпечення, де розробники можуть писати код на C/C++ або на асемблері, як їм подобається.
«Завдяки ядрам загального призначення на базі SiFive VCIX, «гібридизованим» із MXU від Google, ви можете створити машину, яка дозволить вам «їсти свій торт і теж його з’їсти», повністю використовуючи всі переваги продуктивності MXU та можливості програмування загального ЦП, а також векторну продуктивність процесора X280», – сказав Янг.
Можливість виготовити подібний чіп на замовлення, ймовірно, залишиться доменом гіпермасштабувальників, таких як Google, або тих, хто потребує ніші та має глибокі кишені, але це демонструє, чого можна досягти завдяки гнучкості моделі відкритої екосистеми RISC-V. .
Цієї гнучкості та відкритості, здається, достатньо, щоб спонукати Google – давнього прихильника RISC-V, з ядрами RV, які використовуються в деяких інших продуктах – використовувати архітектуру для вискочок, а не використовувати свої спеціальні співпроцесори в чіпах x86 або Arm. - ліцензовані проекти. ®
PS: Згадайте, коли був Google граючи з використанням архітектури POWER CPU у своїх центрах обробки даних?